DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

03387628 **Image available**

ACTIVE MATRIX SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

03-050528 [JP 3050528 A]

PUBLISHED:

March 05, 1991 (19910305)

INVENTOR(s): SAKAMOTO MIKIO

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-186748 [JP 89186748]

FILED:

July 18, 1989 (19890718)

INTL CLASS:

[5] G02F-001/136; G02F-001/133; G09F-009/30

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: P, Section No. 1204, Vol. 15, No. 198, Pg. 140, May

22, 1991 (19910522)

ABSTRACT

PURPOSE: To nearly eliminate a display flicker due to variance in liquid crystal cell thickness and variance in parasitic capacity by using a transfer gate of CMS constitution as an active element and equalizing the size ratio of an n channel transistor (TR) and a p channel TR.

CONSTITUTION: On a c-Si wafer, the CMOS transfer gate is formed as the active element by combining an n channel TR 101 and a p channel TR 102 for each picture element by the CMOS technique of a normal silicon LSI process. The n channel TR 101 and p channel TR 102 of this CMOS transfer gate are equalized in size, i.e. channel length and channel width. When the channel length and channel width are equalized, it is equivalent that both the channel TRs 101 and 102 are equal in source-gate parasitic capacity. Consequently, the display flicker due to variance in liquid crystal cell thickness and variance in parasitic capacity is almost eliminated.

Best Available Copy

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2000 EPO. All rts. reserv.

9757906

Basic Patent (No, Kind, Date): JP 3050528 A2 910305 < No. of Patents: 001>

ACTIVE MATRIX SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE

(English)

Patent Assignee: NIPPON ELECTRIC CO Author (Inventor): SAKAMOTO MIKIO

IPC: *G02F-001/136; G02F-001/133; G09F-009/30

JAPIO Reference No: 150198P000140 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3050528 A2 910305 JP 89186748 A 890718 (BASIC)

Priority Data (No,Kind,Date): JP 89186748 A 890718 9日本国特許庁(JP)

10 特許出頭公開

❷公開特許公報(A)

9018-2H

7709-2H

8621-5C

庁内整理番号

平3-50528

動int.CL * **建別記号** G 02 F 1/136 5 0 0

❷公開 平成3年(1991)3月5日

1/133 5 4 5 G 09 F 9/30 3 3 8

審査請求 未請求 請求項の数 1 (全5頁)

❷発明の名称

液晶表示装置用アクテイプマトリクス基板

②特 單 平1-186748

②出 夏 平1(1989)7月18日

幹機

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

⑩出 驅 人 日本電気株式会社

東京都港区芝5丁目7番1号

190代 理 人 弁理士 内 原 智

明華書

見明の名称

液晶表示装置用アクティブマトリクス当長

特許請求の範囲

発明の詳細な型明

(産業上の利用分野)

本発明は、アクティブ男子を有する液晶表示姿

製用アクティブマトリクス基板に関する。 〔従来の技術〕

この機を被品表示装置用アクティブマトリクス 基板の模式的平面図を第2回に示す。この例では アクティブ素子としてスイッチングトランジスタ 201を用いている。スイッチングトランジスタ 201としては、単結品シリコン(c-Si)ゥ ェハーに上に形成したMOSトランジスタ、ガラ

Best Available Copy

特閒平3-50528 (2)

ス基板や石英基板等の透明基板上に形成した採扱 半導体を利用したアモルファスシリコン(a~ Si)やポリシリコン(p-Si)の厚原トラン ジスタ(TFT)が使用されている。MOSトラ ンジスタの場合、高板となるウェハーが不透明な c - Siであるため画業電極104がアルミ電 在等の反射型として、又d-Siキp-Siの TFTの場合、ガラス基長や石英基氨等の透明基 獣が使用できるため蓄景電艦104を遊明電極の ITOとした遠邊型として液晶パネルが構成され るのが一般的である。駆動方法の概略としては、 第2日に示した水平総数回路105内に外部から 入力された映像信号が1ライン分サンアルホール ドされ、この時量直駆動団装106から出力され たパルスにより1ライン分のスイッチングトラン ジズタ201がオンとなり信号が走査されたライ ンに書き込まれる。以下順次定宝され1フレーム で1箇条が書き込まれる。スイッチングトランジ スタ201がオフしている時、すでに書き込まれ たほ子は各菌素電番104に著稿されており、次

のまま保持される。一般的に液晶に直流電圧を印 加すると劣化するため、第4因に示す機に信号電 位は、1フィード毎に対向電位に対し交流的に加 える方法がとられている。次に直無電位の詳細に ついて説明する。理想的には、ドレイン302に 印加された信号電位がそのまま加わるが、実際に 1スイッチングトランジスタ201のソースーグ ート寄生容量 C so3 0 5 を達したフィードスルー の影響を受ける。このフィードスルーは、スイッ チングトランジスタ201がオフした時に聞き、 いずれの場合も蓄景電位をマイナス個に引っば る。このため交流信号電位に対し奇数フレームと 偶立フレームではその電位形状を異にする。この 時対向電位は奇数フレームと偶数フレームで液晶 に加わる電位差を同じとする機にフィードスルー 分でイナス側に貫査する。これを行なわないと 3 O'H ェのフリッカが発生し覆面のちらつきとな る。フィードスルーの量は、

スート点の影響

ソース~ゲート寄生容量Cse

液晶容量C Le+ソース〜ゲート寄生容量C so で表わされる。例えば100μm角の画景を与え、受当な値ゲート電位振幅20V。C Le=50 fF, C so=15fFを挿入するとフィードスルーは約4V以上にもなる。

[発明が解決しようとする課題]

以下余白

特爾平3-50528 (3)

ッカが発生してしまう。つまり、波晶層厚のムラがそのまま質問ちらつきのばらつきとなって画質劣化となってしまう。さらにスイッチンピスク201のソース〜ゲート寄生容量ではられてはらに質覚劣化を促進する。特にこのソース〜ゲート寄重容量で 305のばらのになって、14ル間での対向性位の調査という工気増が必ず必要になってくる。

本売明の目的は、この後な従来の欠点を取り除いた高性能な液晶表示装置用アクティブマトリクス基板を提供する事にある。

(毎日を解決するための手段)

上記目的を達成するために、本発明の混晶表示 装置用アクティブマトリクス基板は、基板上にマ トリクス状に形成された半導体アクティブ素子。 技アクティブ素子に一対一に接続された画素電 低、該画素電極に算記アクティブ素子を進し信号 を制御及び印加するためのマトリクス配差から少 なくとも構成された液晶表示装置用アクティブマトリクス基板において、前記半導体アクティブ素子がロチャネルと P チャネル両トランジスタからなる C M O S 構成のトランスファーゲートとなっている。

(実施例)

以下、本見明の一実施例について図画を参照して説明する。

CMOSインバータ1036形成しておく。これらのトランジスタに要求される性能は1ライン定 独特間つまり動画対応で1フレーム16msecを水平ライン数で割った値で、例えばNTSC対応525本をすれば16msec/525~30μsecを選い。使ってトランジスタの寸法は、型造プロセスで制限される程度まで低力小さくできる。

を等しくしているのと同事となる。従ってこの CMOSトランスファーゲートがオフする時の面 素電価104のフィードスルーは、両ゲートに加 わるゲートパルスが反転しているため打ち消し合 ってほとんど見生しない。従って従来技術で同意 となっていたフィードスルーのほらつきだけでな くフィードスルーそのものも発生しない構成とな っている。連常CMOSトランスファーゲート は、 n チャネルトランジスタ101と p チャネル トランジスク102の性能を合わせるためと無限 度を上げるために n チャネルトランジスク101 の寸法つまりチャネル長とチャネル艦の比をpチ ャネルトランジスタ102に比べ移動皮の大きい 分だけ小さくしている。ところが液晶パネル用ア クティブ男子としては先に述べた世に遠皮的には 早くないため性能と無限度は、ロチャネルトラン ジスタ101とpチャネルトランジスク102の 寸法比にはほとんど無関係になっている。このた め、本元明の復成でも特に同意とならない。

本実施例では、cmSiウェハーを用いた反針

型タイプの液晶表示模型用アクティブマドリクス基準で設明したが、これに限らずガラス基板や石 英基板等の透明器板を用いたューS1やp-Si TFTアクティブ素子の場合であってもその効果 は同じてある。

また本実施例では各面無毎にインバータ103を設ける構成で説明しているが、最直駆動回路106が各ライン無へこの出力増予を持ってれば、このインパータ103は不要である。但し、この場合水平ラインの数がロチャネルトランジスタ102新費用と9チャネルトランジスタ102新費用と2倍になる。

なお、水平磁動団器、量直駆動団器は従来と変 らないので詳しい説明は省等する。 (発明の効果)

以上見明した後に、本見明の液晶表示整理用アクティブマトリクス基をによれば、アクティブ素 子にCMS構成のトランスファーゲートを用いしかもロチャネルトランジスタ101とロチャネルトランジスタ101とロチャネルトランジスタ102の寸法比を同じにするという

ジスタ、301…ゲート、302…ドレイン、 303…ソース、304…対向電極、305…ソ ース〜ゲート寄生容量、306…復品容量。


代理人 弁理士 内 原 音

特閒平3-50528 (4)

構成をとるため、液晶セル厚のばらつきや寄生生生のばらつきによる質問ちらつきをほとが可能とする。まかでき食好な表示質問を得る事ができ食好な表示質問を得る事ができないないできない。またフィードスルーそのものを発生しないではいる。 の理位を調整するという工製気担はなくなりコスト低減にもつながる。


図面の簡単な説明


101…nチャネルトランジスタ、102… Pチャネルトランジスタ、103…インバータ、 104…資素電極、105…水平駆動団器、10 6…最底駆動回路、201…スイッチングトラン




第 1 図

特局平3-50528 (5)





第3図



Best Available Copy